EP1 (31 Octubre 2024) Q1-24-25

Cognoms, Nom: …… Grup: ……

Duració de l'examen: 1:45 hores. La resposta a cada exercici cal escriure-la al mateix full d'enunciat. No podeu usar calculadores, mòbils, apunts, etc. La solució de l'examen es publicarà a Atenea el 4 Novembre 2024, les notes es publicaran el 11 Novembre 2024.

Ejercicio 1 (1 punto)

Cada fila de la tabla tiene 3 columnas con: el vector X de 8 bits, X expresado en hexadecimal y el valor en decimal, Xu, que representa X interpretado como un número natural codificado en binario. Completad todas las casillas vacías.

X	X (Hexa)	Xu
		250
	A6	
11100111		
		196

Ejercicio 2 (1,5 puntos)

Dado el esquema del siguiente circuito (incluida la tabla de verdad del bloque H),

a) Completad la tabla de verdad de las salidas "m" y "n". Escribid la expresión lógica en suma de minterms de "n".


b) Escribid el camino crítico (o uno de ellos si hay varios) y el tiempo de propagación desde la entrada "a" hasta la salida "m". Se dan los tiempos de propagación de H (en la tabla), de las puertas y de la ROM: Tp(Not) = 10, Tp(Or) = 30, Tp(Xor) = 50 y Tp(ROM)=70u.t. Por ejemplo, uno de los caminos de "b" a "m" debe especificarse como: "b - k - s - Xor - ROM - m".

T.V. bloque H

e	k	f	s
0	0	1	0
0	1	1	0
1	0	0	0
1	1	1	1

Tp bloque H

T_p	f	s
e	90	60
k	60	50



a	b	c	m	n
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

n =

Camino crítico de a a m: Tp_{a-m}:

Ejercicio 3 (1 punto)

a) Escribid la fórmula que da el valor de un número natural en función de los 4 dígitos que lo representan en el sistema convencional en base 8.


b) Expresad el rango de los números naturales que se pueden representar en el sistema convencional en base 16 para el caso de un vector X de 4 dígitos.

c) Especificar el tamaño mínimo de la ROM para sintetizar un circuito de 16 entradas 8 salidas.

Ejercicio 4 (2 puntos)

Un dispositiu ha d'enviar missatges a un altre. La informació s'envia en grups de tres paraules de 16 bits. Com que la connexió entre els dos dispositius no és gaire fiable, s'afegeix una quarta paraula al grup i que anomenarem *paraula de guarda*, també de 16 bits. Aquesta paraula es computada de la següent forma:

```
(XOR(XOR(Paraula1, Paraula2), Paraula3).
```



Ens demanen que dissenyem la unitat de control d'un circuit que rep el missatge. Aquest circuit llegeix les quatre paraules de 16 bits del bus d'entrada (RD-IN) (una per cicle) i comprova si les dades han arribat correctament (per això haurem de calcular la XOR de les tres paraules de dades i després comparar-la amb la *paraula de guarda*). En cas que coincideixin, enviarà pel bus de sortida (WR-OUT), la suma de les tres paraules de dades. En cas contrari activarà un senyal d'error. Per fer-ho, haurem d'utilitzar la unitat de procés de la figura.

El circuit té els següents senyals d'entrada:

- **ini**: que valdrà 1 per indicar que comença a arribar un grup de dades. En el mateix cicle que valgui 1, la primera dada estarà disponible al bus d'entrada (RD-IN).
- **RD-IN**: bus de dades de 16 bits. Per aquest bus arribaran les dades i la paraula de guarda a raó d'una paraula per cicle. La primera dada arribarà en el mateix cicle que **ini** valgui 1.

El circuit té els següents senyals de sortida:

- **fi**: que valdrà 1 per indicar que al bus WR-OUT està disponible la suma de les tres dades.
- **error**: que s'activarà a 1 quan detectem que hi ha hagut un error a la transmissió (*la paraula* de guarda no coincideix amb la XOR de les tres dades). Per cada procés només es podrà activar **fi** o **error**, però mai les dues.
- **WR-OUT:** bus de 16 bits per on sortirà la suma de les tres paraules de dades (només si les dades han arribat correctament). El valor d'aquest bus només serà correcte en el mateix cicle que **fi** valgui 1.

Un cop començat a processar les dades, el senyal **ini** serà ignorat fins que el procés hagi finalitzat, incloent el cicle on el senyal **fi** s'activa.


Un cop acabat el procés (bé sigui correctament o avisant de l'error), es tornarà a començar una nova recepció de dades el més aviat possible.

A continuació teniu un cronograma simplificat amb un exemple de funcionament:

Cicle	0	1	2	3	4	5	6	7	8	9	10	11
ini	0	1	0	1	0	0	1	0	0	0	0	0
RD-IN	0x0	0x1	0x2	0x3	0xF	0xA	0x2	0x2	0x4	0x4	0xF	0x0
error	0	0	0	0	0	1	0	0	0	0	0	0
fi	0	0	0	0	0	0	0	0	0	0	1	0
WR-OUT	X	X	X	X	X	X	X	X	X	X	0x8	X

Completeu el següent graf de la unitat de control, afegiu les arestes que faltin i completeu la taula.

	mx	ld	fi	error
S0				
S1				
S2				
S3				
S4				
S5				



Ejercicio 5 (2 puntos)

Ara resoleu el mateix problema anterior **fent servir la UPG**. Per això completeu el següent graf afegint les arestes i les parts de mnemotècnics que calguin. Teniu en compte que tot el procés trigarà més quan en l'apartat anterior, per tant, el cronograma simplificat no serà exacte per aquesta solució.

NOTA: NOP és un mnemotècnic que no canvia l'estat i no fa res.

◯ _____ R0 // fi=0, error=0

◯ _____ R1 // fi=___, error=___

◯ _____ R2 // fi=___, error=___

◯ _____ R4 // fi=___, error=___

◯ _____ R7, R1, R2 // fi=___, error=___

◯ _____ R7, ___, ___ // fi=___, error=___

◯ _____ ___, ___, ___// fi=___, error=___

◯ NOP // fi=___, error=___

◯ _____ R7, R1, R2 // fi=___, error=___

◯ _____ R7, ___, ___ // fi=___, error=___

◯ _____ R7 // fi=___, error=___

Ejercicio 6 (1 punto)


Dibujad el mapa de Karnaugh marcando las agrupaciones de unos adecuadas para obtener la expresión mínima en suma de productos de la función w cuya tabla de verdad se da. Escribe la expresión mínima en suma de productos de w.

Mapa de Karnaugh:

x_3	x_2	x_1	x_0	w
0	0	0	0	1
0	0	0	1	1
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	x
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	x
1	1	1	0	x
1	1	1	1	1

w =

Ejercicio 7 (1,5 puntos)



0	0	0	0	1	1	0	1	0	1	0
0	1	0	1	1	1	0	0	1	1	0
x	x	x	x	x	x	x	x	x	x	x
0	0	1	1	1	1	0	1	1	0	1

Dibujar el grafo de estados (y la leyenda) del circuito secuencial. Los biestables se inicializan a 0.